華為: 華為震撼發布!美方制裁小菜一碟?

2026-05-25 | 來源: 風傳媒 | 轉到微信 | 有0人參與評論 | 字體: 放大縮小 | 收藏 | 打印

“2026國際電路與系統研討會”25日在上海舉行，華為公司董事、半導體業務部總裁何庭波發表題為《半導體新路徑探索與實踐》的主題演講，對外宣布華為將憑借“韜（τ）定律”，在2031年打造出電晶體密度達到1.4奈米制程同等水准的高階芯片。

何庭波表示，在過去6年的探索實踐中，華為公司設計並量產了381款遵循韜定律的芯片。即將於2026年秋季面世的麒麟芯片，更進一步采用了基於韜定律的邏輯折疊技術，性能可望大幅提升。華為公司預計，到2031年，基於韜定律的高階芯片電晶體密度有望達到1.4奈米制程的同等水准。

華為說的“韜定律”是什麼？

在傳統半導體界，大家遵循的是摩爾定律（Moore's Law），核心是“幾何縮微”（Geometric Scaling），把電晶體越做越小，從 7 奈米、3 奈米一路縮到 2 奈米甚至更小，好在同樣大小的芯片裡塞進更多電晶體。

而華為提出的“韜定律”，核心在於用“時間縮微”替代摩爾定律的“幾何縮微”，既然在物理上無法把電晶體體積縮得更小，那就把目標轉向“系統性降低時間常數”，透過縮短訊號和數據在芯片及運算系統中的傳輸時間、壓縮訊號傳播時延，來達到提升性能與電晶體“等效密度”的目的。

韜定律如何應用在半導體制程？

華為宣稱過去 6 年已基於此定律設計並量產了 381 款芯片，並預計在 2031 年（即約 5 年後）打造出晶體管密度相當於 1.4 奈米制程的高端芯片。其具體應用方法主要包含以下兩大核心：

1，邏輯折疊（Logic Folding）技術

摩爾定律死了,華為給芯片行業換了個游戲規則

華為提出韜(τ)定律黨媒吹噓網絡嘲諷

華為披露芯片設計突破性進展,尋求化解美國制裁

這是韜定律的最主要應用。傳統芯片架構是將邏輯電路平鋪在二維平面上，而“邏輯折疊”則是將電路結構進行“立體折疊”或多層堆疊。這樣做能大幅縮短組件之間的物理距離，進而壓縮訊號的傳播延遲、降低韜值，並在表面上顯著提高單位面積內的電晶體密度。

華為新發布“韜（τ）定律”，將在2031年打造出電晶體密度達到1.4奈米制程同等水准的高階芯片。（美聯社）

華為公司董事、半導體業務部總裁何庭波在“2026國際電路與系統研討會”發表演講。（翻攝自人民日報）

2，多層級協同優化體系

華為打破了過去“代工廠負責制程、IC設計公司負責設計”的界線，建構了貫穿“器件，電路，芯片，系統”的四層級協同優化（DTCO, Design-Technology Co-Optimization）。用系統端的架構優化，來彌補制造端微縮能力的不足。